Nanoscale transistors are in demand for efficient digital circuits, and biasing of each device is critical. These stringent biasing conditions can be relaxed by obtaining precise values of the threshold voltages of the transistor. This leads to more toler
纳米级晶体管是高效数字电路的需求，每个器件的偏置是至关重要的。可以通过获得晶体管的阈值电压的精确值来放松这些严格的偏置条件。这导致了对电噪声更宽容的逻辑状态
为了满足降低功耗的要求，CMOS场效应晶体管（FET）被制造为使得它们在增强（E）模式下操作，即在零栅极电压下在沟道中没有自由电荷载流子。另一方面，由于充足的电荷载流子密度，耗尽（D）模式晶体管具有比增强模式更高的电流
与FET的开关应用相反，对于高频应用，FET的关断状态不是强制性要求。事实上，在零栅极偏压下存在沟道对于在较低电压下获得高跨导是有利的。对于硅FET，在离子注入掺杂的制造步骤中确定增强模式或耗尽模式。然而，对于有机半导体和2D材料等新一代薄材料来说，实现这一解决方案具有挑战性
根据发表在ACS Applied Electronic Materials上的最新研究，通过选择栅极金属的特定功函数，p型FET的阈值电压可以从负值变为正值，这是在操作的增强模式和耗尽模式之间的选择性切换
研究人员通过实验制造了具有不同功函数的各种栅极金属电极的FET。介电氧化铝的厚度仅为5nm。由于栅极金属和有机p型半导体沟道之间的这种短间隔，即使没有施加外部电压，它们之间也存在静电相互作用。当使用低功函数金属如铝（4.4eV）时，FET工作在增强模式
对于像金（5.0eV）这样的高功函数栅极金属，在零栅极电压下在沟道中感应出一定数量的空穴。这导致了大量的电流，这被称为耗尽模式操作
为了证实这一实验观察结果，研究人员进行了TCAD装置模拟。模拟产生了诱导空穴密度的彩色等高线图。从技术角度和大规模生产的角度来看，这些匹配的实验和模拟结果是非常重要的
主要作者，来自印度SRMIST的Abhay Sagade博士透露，对于薄电介质厚度（如小于10 nm的电介质厚度），观察到的影响是深远的。对于更大的厚度，即使对于高功函数栅极金属，FET也保持在增强模式
这一概念可以很容易地扩展到任何薄的有机、无机和新一代2D材料。使用这种方法，应该可以制造更紧凑的尺寸、准确的和可重新配置的数字逻辑和振荡器设备和电路。此外，具有改进的电流的D模式OFET可以有效地用于高频应用
这也对即将到来的量子器件和使用小尺寸敏感器件的技术应用产生了巨大的影响