2D材料提升p型晶体管性能，为未来技术铺平道路

在主导电子行业几十年后，传统的硅基晶体管正逐渐接近其极限，这阻碍了工程师在不影响性能的情况下进一步减小尺寸。为了继续推进便携式计算机、智能手机和其他设备的发展，研究人员一直在探索基于二维（2D）材料的晶体管的潜力

宾夕法尼亚州立大学（PSU）的研究人员由工程科学与力学阿克莱教授Saptarshi Das博士领导，开发了基于2D材料的高性能p型场效应晶体管（FET）。这些晶体管在《自然电子》发表的一篇论文中介绍，是通过一种制造策略创建的，该策略利用了两种二维材料的掺杂和厚度控制，即二硒化钼（MoSe2）和二硒化钨（WSe2）

该论文的第一作者Mayukh Das告诉Phys.org：“为了克服硅基半导体的局限性并保持进步，该行业必须过渡到替代的、可持续的半导体。一个有前景的候选者是2D过渡金属硫族化物（TMD），它在保持低能耗的同时提供了实现高计算效率的潜力。”

硅具有高度可调的特性，这对电子产品的发展特别有利。通过引入杂质，一种称为掺杂的过程，基于硅的晶体管可以制成缺电子（p型）或富电子（n型），从而能够创建互补逻辑电路

Das说：“金属氧化物半导体场效应晶体管（MOSFET）通过互补金属氧化物半导体（CMOS）技术形成了现代计算的支柱。”

“然而，使用2D TMD复制CMOS逻辑提出了一个重大挑战：缺乏与n型对应物相当的良好p型2D MOSFET。与可以通过掺杂进行化学定制的硅不同，2D TMD在原始形式下固有地表现出n型或p型特性，这是由于金属费米能级钉扎在导电或价带边缘附近。”

尽管工程师们已经开发了各种基于2D TMD的高性能n型晶体管，但基于这些材料的p型晶体管尚未达到可比的性能。到目前为止，这种性能差异阻碍了这些晶体管在微电子器件开发中的大规模应用

Das说：“应对这一挑战对于实现从硅到2D TMD的过渡至关重要，可以满足人工智能（AI）日益驱动的时代对节能、高性能计算的需求。”

“这一迫切需求推动了我们的研究。我们没有等待高性能p型2D TMD的发现，而是通过采用替代掺杂来追求实用的设计策略，这是一种经过验证的提高电性能的方法。”

该团队采用了基于掺杂的设计策略并将其应用于基于2D材料的p型FET的制造。为了提高p型FET的性能，研究人员降低了一个称为接触电阻（RC）的参数，众所周知，当晶体管处于导通状态时，接触电阻会降低晶体管中的电流

Das解释说：“在硅基晶体管中，通常会在接触附近选择性地实施简并替代掺杂策略，以减少RC。”

“硅器件的相对未掺杂或掺杂较少的主体有助于实现良好的静电控制，即良好的ON/OFF比。然而，在晶体管沟道中的某些区域进行空间掺杂的方法只有在体硅器件中才有可能。”

与依赖Phys.org获取日常见解的100000多名订阅者一起探索科学、技术和空间的最新进展。注册我们的免费时事通讯，每天或每周获取重要突破、创新和研究的最新进展

在基于TMD的晶体管中对沟道的某些区域进行空间掺杂是具有挑战性的。与硅相比，这些材料由原子堆叠层组成。为了制造晶体管，研究人员首先试图设计一种新的策略，使他们能够做到这一点

Das说：“在我们的高性能p型MOSFET（金属氧化物半导体FET）中，我们使用均匀掺杂的2D TMD沟道（掺杂Nb的MoSe2晶体）并通过与中间沟道区域相比在沟道接触界面附近调整其掺杂效率来规避这些挑战。”

“触点附近的高效掺杂使载流子易于注入沟道，从而在晶体管中产生高导通电流，而触点之间的低效掺杂则在2D MOSFET器件中保持了良好的静电控制。”

由于其底层设计，研究人员制造的MOSFET具有高导通流，也可以很容易地接通和关断。晶体管中的沟道由多层掺杂Nb的MoSe2制成，这是一种2D半导体TMD

Das说：“多层TMD与块状TMD的独特之处在于，两个相邻原子层之间没有真正的化学键（平面外）。”。“相反，两个相邻的层通过弱范德华力结合在一起，这允许多个单层薄膜无缝堆叠在一起。”

为了实施他们的新设计策略，研究人员利用了一种称为量子限制的现象。与具有更多堆叠层（即4-6层）的相同材料相比，这种效应通常会降低具有较少堆叠原子层（即1-3层）的多层TMD中掺杂剂的效率

Das说：“当MoSe2被p型掺杂剂Nb退化掺杂时，密度泛函理论（DFT）对MoSe2能带结构的模拟证实了这一现象。”

“基于这些模拟的理解，我们提出了我们独特的MOSFET设计，该设计在触点下方具有厚（4-6层）沟道区，以降低接触电阻，在源极和漏极触点之间具有薄（1-3层）沟道区，以减少掺杂效应。”

该研究团队采用的方法不仅降低了RC，还增强了晶体管的静电栅极控制，这转化为观察到的良好on/OFF和高on电流。他们晶体管中掺杂Nb的MoSe2层是通过一种已知的化学蒸汽传输（CVT）方法生长的，该方法由布拉格化学与技术大学的团队合作者Sofar Zdenek博士开发

Das说：“为了制造这些器件，我们在以50nm Al2O3为电介质的背栅基板上剥离了这些掺杂Nb的MoSe2的厚晶体（4-6层）。”

“在通过电子束光刻定义触点后，我们通过电子束蒸发在掺杂的MoSe2上沉积Pd触点金属以形成器件。然后将器件暴露于温和的氧等离子体处理中，将最顶层的MoSe2层氧化为MoOX，这是一种可溶于水的Mo氧化物。”

晶体管触点下方的区域受到等离子体处理的保护，因此没有被氧化。然后，研究人员用去离子水冲洗设备，洗掉设备中剩余的MoOX

Das解释说：“这一氧等离子体处理步骤，然后是去离子水，重复了几次，以减薄中沟道区域并实现我们提出的MOSFET结构。”。“请注意，每个氧等离子体处理步骤只选择性地去除TMD通道的一个原子层。使用这种策略，我们能够实现85µA/um的导通电流和104的开/关比。”

该团队将他们开发的新设计策略与众所周知的方法相结合，以提高器件的性能。例如，他们在晶体管的组合双栅极几何形状和功函数工程中缩放了沟道。这使他们能够实现212µA/um的更高导通电流，这是2D p型FET中报告的最大数量之一

Das说：“这涉及在25nm Al2O3背栅氧化物上制造50nm规模的沟道器件，然后进行氧等离子体处理，以实现我们设计的更厚的接触区和更薄的中间沟道区。”

“进一步的制造步骤包括ALD沉积20nm Al2O3作为顶栅电介质，以及电子束蒸发Ni以形成顶栅接触。选择顶栅接触金属Ni和背栅接触金属Pt是因为它们的功函数很高。”

当应用于2D TMD时，该研究团队使用的新掺杂策略克服了之前引入和完善的掺杂方法的局限性。最终，它能够实现良好的载体注入和对材料的更大静电控制

“我们设计策略的一个独特方面是，这可以实现制造高性能的n-FET，而不仅仅是p-FET，”该论文的共同第一作者Dipanjan Sen说

“在相同的器件架构中，只需将p型掺杂剂Nb与n型掺杂剂原子切换，即可获得高性能的n型MOSFET。制造过程，包括中间沟道层还原氧等离子体步骤，很简单，在实现互补n型和p型MOSFET的电路级演示方面有足够的优点。”

该团队引入的晶体管设计和掺杂策略可以有助于开发基于2D半导体的更快、更节能的电子电路。使用他们的方法创建的p型MOSFET已经在104的ON/OFF比下实现了212µa/um的显著导通电流值，这在未来可以进一步提高

“我们的工作还强调了将多层2D TMD薄膜作为未来基于2D材料的电子器件的沟道材料的重要性，作为单层TMD材料的替代品，”参议员说。

”未来，它还可以鼓励更多的研究通过化学气相沉积（CVD）和金属有机化学气相淀积（MOCVD）等先进的生长方法来生长掺杂的2D TMD大面积薄膜。”

在他们的下一项研究中，研究人员还计划进一步提高晶体管的可扩展性。例如，他们可以使用大面积CVD生长的多层2D TMD材料，而不是剥落的薄片

Das补充道：“这些未来的努力将帮助我们使用这些p型MOSFET制造电路。”

“在大面积CVD生长过程中，2D TMD晶格中掺杂剂的掺入程度存在挑战，需要大量优化。阈值工程、器件到器件的变化等其他挑战需要器件研究的大量努力。尽量减少器件到器件之间的变化也有助于使用这些晶体管实现逻辑电路演示。”