3D硅芯片新突破有望延续摩尔定律数年

许多研究人员认为，下一个重大突破将不再源于进一步缩小器件，而是源于向上构建。

由伊利诺伊大学格兰杰工程学院材料科学与工程系教授曹庆（Qing Cao）领导的团队展示了一种将多层硅电子器件直接堆叠在一起的新方法。该方法可显著提高计算密度、改善性能并降低能耗，同时延续半个多世纪以来推动半导体行业发展的进步。

“以静态随机存取存储器（SRAM）这样简单的器件为例，它在CPU和GPU中无处不在。如今，在单一平面上需要六个称为晶体管的微电子器件来存储一位信息。通过垂直集成，你可以将它们分布到多层结构中。这就像是用高层建筑取代蔓延的郊区：你获得了相同的功能，但空间占用减少了，同时层间通信变得更快、更高效，”曹解释道。

研究人员报告称，他们的工艺在使用标准单晶硅（支撑现代电子学的半导体材料）的情况下，实现了98%至100%的器件良率。结果表明，这项技术最终可能被商业芯片制造商所采用。

“垂直集成已开始进入商业设备，特别是在专用AI硬件领域，但单片集成才是释放3D芯片全部潜力的关键，”曹说。“我们首次在使用标准单晶硅的情况下满足了单片3D集成的热预算要求，并实现了前所未有的性能。”

这些发现发表在《自然》杂志上，该期刊很少刊登硅微电子学的研究文章。

半导体行业为何向上发展

大约60年来，摩尔定律一直指导着芯片的发展。该原理预测，集成电路上的晶体管密度大约每两年翻一番，从而带来速度更快、效率更高的处理器。

这一趋势一直保持得非常好，但正变得越来越难以维持。

“在某种意义上，我们正触及物理学设定的极限，”曹说。“如果你观察晶体管的实际尺寸，它们并没有变小，特别是在接触栅极间距方面。这是因为我们受到了硅的本征材料属性和量子力学基本规则的限制。如果我们想保持微处理器算力增长的趋势，就必须不再局限于仅在单一表面上挤压更多器件。”

垂直堆叠器件提供了一种极具吸引力的替代方案。工程师无需继续缩小单个晶体管，而是可以将多层电路堆叠在一起。这不仅为组件提供了更多空间，还缩短了布线距离，从而降低了寄生电容，并显著增加了芯片不同部分之间的通信带宽。

这些优势对于人工智能和其他数据密集型计算应用尤为重要。

单片3D芯片的前景

当前的商用3D芯片技术已采用堆叠方式，但通常是在单独的晶圆上制造半导体器件，然后再将其键合在一起。典型案例包括高带宽内存（HBM）和AMD的3D V-Cache技术。

尽管取得了成功，但这些方法仍存在局限性。层间对准精度相对较低，且被称为硅通孔（TSV）的垂直连接相对较大且稀疏。

单片三维集成则采用了一种不同的方法。它不是连接已完成的晶圆，而是在前一层之上直接制造每一层新的器件层。这使得垂直连接更加密集，层间距离更小，且对准精度可达纳米级。

研究人员多年来一直致力于这一概念，因为与传统堆叠方法相比，它可将层间互连密度提高10到100倍。

解决散热难题

单片集成面临的最大障碍一直是温度。

生产高质量晶体硅和制造高性能半导体器件通常需要接近1000摄氏度的温度。然而，一旦已完成的电路层中存在金属互连，这样的温度就会将其破坏。

“通常业界公认，一旦第一层电路完成，任何额外层的热预算上限均为400摄氏度，”曹表示。“学术界和工业界的研究人员都曾尝试在上层使用单晶硅以外的半导体材料来规避这一限制。但由此制造的器件无一例外地存在性能和可靠性问题。”

以往的研究探索了包括多晶硅、非晶和纳米晶金属氧化物、碳纳米管以及二维半导体在内的替代材料。然而，这些材料往往会引入性能限制或缺陷，导致与底层硅晶体管产生失配。

超薄硅纳米膜实现低温制造

伊利诺伊团队开发了一种工艺，既保留了单晶硅的优势，又能将温度控制在远低于热极限的范围内。

* *Draft:* 该方法首先从供体晶圆制备超薄独立硅纳米膜。 * *Refinement:* "Freestanding" in this context usually means they are released from the substrate. "自支撑" or "独立" are common. Let's use "自支撑" or just "独立". "供体晶圆" is standard. * *Final:* 该方法首先从供体晶圆制备超薄自支撑硅纳米膜。 * **Segment 2:** * *Source:* "These membranes are then transferred onto a receiving substrate that already contains completed circuitry using a roll laminator." * *Key terms:* receiving substrate (接收衬底), completed circuitry (已完成的电路), roll laminator (辊压层合机/卷对卷层合机). * *Draft:* 然后使用辊压层合机将这些膜转移到已经包含完成电路的接收衬底上。 * *Refinement:* "Completed circuitry" -> "已制成的电路". "Roll laminator" -> "辊压层合机" is accurate for this context (transfer printing). * *Final:* 随后，利用辊压层合机将这些纳米膜转移到已包含制成电路的接收衬底上。 * **Segment 3:** * *Source:* "The bonding process requires temperatures of no more than 200 degrees Celsius." * *Key terms:* bonding process (键合工艺), temperatures of no more than (不超过...的温度). * *Draft:* 键合工艺需要的温度不超过200摄氏度。 * *Refinement:* Standard phrasing. * *Final:* 该键合工艺所需的温度不超过 200 摄氏度。 * **Segment 4:** * *Source:* "Because the silicon layers retain their crystalline quality, the resulting devices maintain strong performance and reliability while remaining safely within the thermal budget required for monolithic integration." * *Key terms:* crystalline quality (晶体质量), resulting devices (所得器件), thermal budget (热预算), monolithic integration (单片集成). * *Draft:* 因为硅层保留了其晶体质量，所得器件保持了强劲的性能和可靠性，同时安全地保持在单片集成所需的热预算内。 * *Refinement:* "Safely within" -> "安全处于...范围内". "Strong performance" -> "优异性能" sounds more professional. * *Final:* 由于硅层保留了其晶体质量，所得器件在保持优异性能和可靠性的同时，仍安全处于单片集成所需的热预算范围内。 * **Segment 5:** * *Source:* "Our method is not only easier to implement with lower cost, but it has several advantages over previous approaches to stack silicon wafers," Cao said. * *Key terms:* easier to implement (更易于实施), stack silicon wafers (堆叠硅晶圆). * *Draft:* “我们的方法不仅成本更低、更易于实施，而且比以前堆叠硅晶圆的方法有几个优势，”Cao说。 * *Refinement:* "Previous approaches" -> "以往的方法". * *Final:* “我们的方法不仅成本更低、更易于实施，而且与以往堆叠硅晶圆的方法相比具有多项优势，”Cao 说道。 * **Segment 6:** * *Source:* "The membranes we transferred are only 10 nanometers thick or less, compared to the 500 to 700 micrometers thickness of a typical wafer." * *Key terms:* 10 nanometers (10纳米), 500 to 700 micrometers (500至700微米). * *Draft:* “我们转移的膜只有10纳米厚或更薄，相比之下，典型晶圆的厚度为500到700微米。 * *Refinement:* "Or less" -> "或更薄". * *Final:* “我们转移的纳米膜厚度仅为 10 纳米或更薄，而典型晶圆的厚度为 500 至 700 微米。 * **Segment 7:** * *Source:* "Because they are thin, these membranes are mechanically flexible to conform to the underlying surface." * *Key terms:* mechanically flexible (机械柔性), conform to (贴合/顺应), underlying surface (底层表面). * *Draft:* 因为它们很薄，这些膜具有机械柔性，可以贴合底层表面。 * *Refinement:* "Conform to" is key here. "贴合" is good. * *Final:* 由于极薄，这些纳米膜具有机械柔性，能够贴合底层表面。 * **Segment 8:** * *Source:* "This conformality helps avoid interfacial defects like voids, which are common when trying to force two rigid wafers together via wafer bonding." * *Key terms:* conformality (贴合性/保形性), interfacial defects (界面缺陷), voids (空洞), rigid wafers (刚性晶圆), wafer bonding (晶圆键合). * *Draft:* 这种贴合性有助于避免像空洞这样的界面缺陷，这些缺陷在试图通过晶圆键合将两个刚性晶圆强制结合在一起时很常见。 * *Refinement:* "Force... together" -> "强行结合". "Conformality" -> "贴合特性". * *Final:* 这种贴合特性有助于避免空洞等界面缺陷，而在通过晶圆键合将两个刚性晶圆强行结合时，这类缺陷很常见。” * **Segment 9:** * *Source:* "High Performance With Three Stacked Layers" * *Draft:* 三层堆叠实现高性能 * *Refinement:* Good. * **Segment 10:** * *Source:* "The researchers also redesigned the transistor architecture." * *Draft:* 研究人员还重新设计了晶体管架构。 * *Final:* 研究人员还重新设计了晶体管架构。 * **Segment 11:** * *Source:* "Traditional transistor manufacturing relies on a process called doping, which introduces impurities into silicon to control electrical behavior." * *Key terms:* doping (掺杂), impurities (杂质), electrical behavior (电学行为/电学特性). * *Draft:* 传统的晶体管制造依赖于一种称为掺杂的工艺，该工艺将杂质引入硅中以控制电学行为。 * *Final:* 传统的晶体管制造依赖于一种称为“掺杂”的工艺，即向硅中引入杂质以控制其电学特性。 * **Segment 12:** * *Source:* "That process usually requires temperatures above 600 degrees Celsius." * *Draft:* 该工艺通常需要超过600摄氏度的温度。 * *Final:* 该工艺通常需要 600 摄氏度以上的温度。 * **Segment 13:** * *Source:* "To avoid those temperatures, the team used junctionless transistors." * *Key terms:* junctionless transistors (无结型晶体管). * *Draft:* 为了避免这些温度，团队使用了无结型晶体管。 * *Refinement:* "Avoid those temperatures" -> "避开这一温度要求" or "避免高温". Let's stick to the literal meaning but make it flow. * *Final:* 为了避开这一高温要求，团队采用了无结型晶体管。 * **Segment 14:** * *Source:* "In these devices, the silicon is uniformly and heavily doped before the stacking process begins." * *Key terms:* uniformly and heavily doped (均匀重掺杂). * *Draft:* 在这些器件中，硅在堆叠过程开始之前被均匀且重掺杂。 * *Final:* 在这类器件中，硅在堆叠工艺开始前已进行了均匀的重掺杂。 * **Segment 15:** * *Source:* "The extremely thin silicon films still allow effective control by the transistor gate, while the high doping levels help reduce parasitic contact resistance." * *Key terms:* transistor gate (晶体管栅极), parasitic contact resistance (寄生接触电阻). * *Draft:* 极薄的硅膜仍然允许晶体管栅极进行有效控制，而高掺杂水平有助于降低寄生接触电阻。 * *Refinement:* "Allow effective control by" -> "仍能受...有效控制 * *Let's try to translate:* "该研究的其他贡献者包括 Bao Lam、Yung Man Yu、Hyunjun Nam、Hsu-Chih Ni、Shomik Chatterjee、Shaloo Rakheja 和 Jian-Min Zhuo。" This is the safest and most professional output without guessing characters. * *Segment 4:* "Funding was provided by the National Science Foundation, industry partners of Illinois Grainger Engineering's Center for Advanced Semiconductor Chips with Accelerated Performance, and the Silicon Crossroads Microelectronics Commons Hub." * *Key terms:* Funding (资助/资金), National Science Foundation (美国国家科学基金会), Silicon Crossroads Microelectronics Commons Hub (硅十字路口微电子共享中心/硅十字路口微电子公共中心? "Microelectronics Commons" is a specific US program. "Hub" is 中心. "Silicon Crossroads" is a location/consortium name. Translation: 硅十字路口微电子共享中心). 2. **Drafting the Translation:** * *Draft 1:* 这项工作是通过伊利诺伊大学格兰杰工程学院的加速性能先进半导体芯片中心进行的，该中心的行业合作伙伴包括 IBM、英特尔和台湾积体电路制造股份有限公司（台积电）。 研究人员目前正准备将该技术转移至工业半导体代工厂，这是将真正的单片三维硅芯片推向商业化生产的重要一步。 该研究的其他贡献者包括 Bao Lam、Yung Man Yu、Hyunjun Nam、Hsu-Chih Ni、Shomik Chatterjee、Shaloo Rakheja 和 Jian-Min Zhuo。 资金由美国国家科学基金会、伊利诺伊大学格兰杰工程学院加速性能先进半导体芯片中心的行业合作伙伴以及硅十字路口微电子共享中心提供。 3. **Refining and Polishing:** * *Segment 1:* "Illinois Grainger Engineering" -> 伊利诺伊大学格兰杰工程学院 (Standard). "Center for Advanced Semiconductor Chips with Accelerated Performance" -> 加速性能先进半导体芯片中心 (Literal but accurate). "Taiwan Semiconductor Manufacturing Company" -> 台湾积体电路制造股份有限公司 (Full name) or 台积电 (Common name). In formal writing, full name is good, often with abbreviation. Let's use "台湾积体电路制造股份有限公司（台积电）". * *Segment 2:* "industrial semiconductor foundry" -> 工业半导体晶圆代工厂 (More specific tech term). "monolithic 3D silicon chips" -> 单片三维硅芯片 (Standard term). "commercial production" -> 商业化量产 (More idiomatic in industry) or 商业化生产. Let's use 商业化生产. * *Segment 3:* Names. Keeping them in English is the most professional choice when Chinese characters are not verified. * *Segment 4:* "Silicon Crossroads Microelectronics Commons Hub". "Microelectronics Commons" is a specific initiative by the DoD in the US. "Commons" is often translated as 共享 or 公共. "Hub" is 枢纽 or 中心. Let's check if there is an official translation. "Silicon Crossroads" refers to Indiana usually, but here it's a hub name. "硅十字路口微电子共享中心" seems appropriate. "National Science Foundation" -> 美国国家科学基金会. 4. **Final Polish (Mental Check):** * *Text:* 这项工作是通过伊利诺伊大学格兰杰工程学院的加速性能先进半导体芯片中心完成的，该中心的行业合作伙伴包括 IBM、英特尔和台湾积体电路制造股份有限公司（台积电）。 * *Text:* 研究人员目前正准备将该技术转移至工业半导体晶圆代工厂，这是将真正的单片三维硅芯片投入商业化生产的重要一步。 (Changed "推向" to "投入" for "bringing into", sounds more natural). * *Text:* 该研究的其他贡献者包括 Bao Lam、Yung Man Yu、Hyunjun Nam、Hsu-Chih Ni、Shomik Chatterjee、Shaloo Rakheja 和 Jian-Min Zhuo。 * *Text:* 资