科学家发现“生长”亚纳米晶体管的方法

由基础科学研究所范德华量子固体中心主任Jo Moon Ho领导的一个研究小组实施了一种新方法，以实现宽度小于1 nm的1D金属材料的外延生长。该小组将这一工艺应用于开发2D半导体逻辑电路的新结构。值得注意的是，他们使用1D金属作为超小型化晶体管的栅电极

这项研究发表在《自然·纳米技术》杂志上

基于二维（2D）半导体的集成器件是世界范围内基础和应用研究的主要焦点，即使在材料厚度低至原子尺度的极限下也表现出优异的性能。然而，实现这种可以将电子运动控制在几纳米以内的超小型晶体管器件，更不用说开发这些集成电路的制造工艺了，已经面临着重大的技术挑战

半导体器件中的集成度由栅极的宽度和控制效率决定，栅极控制晶体管中的电子流。在传统的半导体制造工艺中，由于光刻分辨率的限制，不可能将栅极长度减少到几纳米以下

为了解决这一技术问题，研究团队利用了这样一个事实，即二硫化钼（MoS2）的镜像孪晶边界（MTB）是一种2D半导体，是一种宽度仅为0.4nm的1D金属。他们将其用作栅电极，以克服光刻工艺的局限性

在本研究中，1D MTB金属相是通过在原子水平上控制现有2D半导体的晶体结构来实现的，将其转化为1D MTB。这不仅代表着下一代半导体技术的重大突破，也代表着基础材料科学的重大突破。因为它展示了通过人工控制晶体结构来大面积合成新材料相

IEEE的《国际器件与系统路线图》（IRDS）预测，到2037年，半导体节点技术将达到0.5 nm左右，晶体管栅极长度为12 nm。研究团队证明，由1D MTB栅极施加的电场调制的沟道宽度可以小到3.9nm，大大超过了未来的预测

研究团队开发的基于1D MTB的晶体管在电路性能方面也具有优势。用于硅半导体器件小型化的FinFET或Gate All Around等技术由于其复杂的器件结构而存在寄生电容，导致高度集成电路的不稳定性。相反，基于1D MTB的晶体管由于其简单的结构和极窄的栅极宽度而可以最小化寄生电容

导演Jo Moon Ho评论道：“通过外延生长实现的1D金属相是一种可应用于超小型化半导体工艺的新材料工艺。它有望成为未来开发各种低功耗、高性能电子器件的关键技术。”