许多研究人员认为，下一个重大突破将不再源于进一步缩小器件尺寸，而是源于向上构建。
由伊利诺伊大学格兰杰工程学院材料科学与工程系教授曹庆领导的一个团队展示了一种将多层硅电子器件直接堆叠在一起的新方法。该方法可以显著提高计算密度，改善性能并降低能耗，同时延续推动半导体行业半个多世纪发展的进步趋势。
“以静态随机存取存储器（SRAM）这样简单的器件为例，它在CPU和GPU中无处不在。如今，在单一平面上需要六个称为晶体管的微电子器件来存储一位信息。通过垂直集成，你可以将它们分布在多个层上。这就像用高层建筑取代蔓延的郊区：你获得了相同的功能，但空间占用减少了，同时层间通信变得更快、更高效，”曹解释道。
研究人员报告称，他们的工艺在使用标准单晶硅（现代电子技术的基石半导体材料）的情况下，实现了98%至100%的器件良率。结果表明，该技术最终可能被商业芯片制造商采纳。
“垂直集成已开始进入商业器件，特别是在专用AI硬件领域，但单片集成才是释放3D芯片全部潜力的关键，”曹说。“我们首次在使用标准单晶硅的情况下满足了单片3D集成的热预算要求，并实现了前所未有的性能。”
这些发现发表在《自然》杂志上，该期刊很少刊登硅微电子学研究文章。
半导体行业为何转向向上发展
大约60年来，摩尔定律一直指导着芯片的发展。该原理预测，集成电路上的晶体管密度每两年大约翻一番，从而带来速度更快、效率更高的处理器。
这一趋势一直保持得非常好，但正变得越来越难以维持。
“在某种意义上，我们正在触及物理学施加的限制，”曹说。“如果你观察晶体管的实际尺寸，它们并没有变小，特别是在接触栅极间距方面。这是因为我们受到了硅的内在材料特性和量子力学基本规则的限制。如果我们要保持微处理器处理能力增长的趋势，就必须开始超越仅在单一表面上挤压更多器件的思维。”
垂直堆叠器件提供了一个诱人的替代方案。工程师们不再继续缩小单个晶体管，而是将多层电路层层堆叠。这不仅为组件创造了更多空间，还缩短了布线距离，从而减少了寄生电容，并显著提高了芯片不同部分之间的通信带宽。
这些优势对于人工智能和其他数据密集型计算应用尤为重要。
单片3D芯片的前景
目前的商业3D芯片技术已经使用了堆叠，但它们通常涉及在单独的晶圆上制造半导体器件，然后再将它们键合在一起。例子包括高带宽内存和AMD的3D V-Cache技术。
虽然取得了成功，但这些方法存在局限性。层与层之间的对准相对粗糙，而且被称为硅通孔（TSV）的垂直连接相对较大且稀疏。
单片三维集成采用了一种不同的方法。不是连接已完成的晶圆，而是直接在前一层之上制造每一个新的器件层。这允许更密集的垂直连接、层间更小的距离以及纳米级的对准精度。
研究人员追求这一概念已有多年，因为与传统堆叠方法相比，它可以将层间互连密度提高10到100倍。
解决热量问题
单片集成最大的障碍一直是温度。
生产高质量晶体硅和制造高性能半导体器件通常需要接近1000摄氏度的温度。然而，一旦完成的电路层中已经存在金属互连，这样的温度会破坏它们。
“通常，业界公认一旦第一层电路完成，任何额外层的热预算上限为400摄氏度，”曹说。“学术界和工业界的研究人员都试图通过在上层使用非单晶硅的半导体材料来规避这一点。但由此产生的器件都不可避免地受到性能和可靠性问题的困扰。”
以往的努力探索了包括多晶硅、非晶和纳米晶金属氧化物、碳纳米管和二维半导体在内的替代品。然而，这些材料通常会引入性能限制或缺陷，从而与底层硅晶体管产生不匹配。
超薄硅纳米膜实现低温制造
伊利诺伊团队开发了一种工艺，既保留了单晶硅的优势，又远低于热极限。
该方法首先从供体晶圆制备超薄独立式硅纳米膜。然后使用卷式层压机将这些薄膜转移到已包含完整电路的受体基板上。键合过程所需的温度不超过200摄氏度。
由于硅层保持了其晶体质量，所得器件在保持单片集成所需的热预算安全范围内的同时，维持了强劲的性能和可靠性。
“我们的方法不仅更容易实施且成本更低，而且与以前堆叠硅晶圆的方法相比具有多项优势，”曹说。“我们转移的薄膜厚度仅为10纳米或更小，而典型晶圆的厚度为500到700微米。因为它们很薄，这些薄膜具有机械柔韧性，能贴合底层表面。这种保形性有助于避免界面缺陷，如空洞，这些缺陷在试图通过晶圆键合将两个刚性晶圆强制结合在一起时很常见。”
三层堆叠实现高性能
研究人员还重新设计了晶体管结构。
传统的晶体管制造依赖于一种称为掺杂的工艺，该工艺将杂质引入硅中以控制电学行为。该工艺通常需要600摄氏度以上的温度。
为了避免这些温度，团队使用了无结晶体管。在这些器件中，硅在堆叠过程开始之前就被均匀且重掺杂。极薄的硅膜仍然允许晶体管栅极进行有效控制，而高掺杂水平有助于降低寄生接触电阻。
利用这一策略，研究人员制造了三个堆叠层，每层包含625个晶体管。这些器件表现出很强的一致性和高制造良率。
它们的输出电流密度与在更高温度下在体晶圆上制造的传统硅晶体管相当。它们的性能也至少比由替代材料制成的单片器件高出三到四倍。
团队使用垂直金属互连连接各层，并成功演示了三维逻辑电路以及静态随机存取存储器单元。
迈向商业半导体制造
据曹介绍，最重要的结果可能是该工艺的可扩展性。
“但最重要的是，我们已经证明该工艺是可扩展的，”曹说。“你可以继续堆叠超过我们演示的三层。而且该工艺将以高良率和低变异性产出高性能晶体管。我们现在拥有了坚实的基础，可以将这项技术转移出去，并在工业半导体代工厂展示其直接的应用前景。”
这项工作是通过伊利诺伊格兰杰工程学院的高性能先进半导体芯片中心进行的，其行业合作伙伴包括IBM、英特尔和台湾积体电路制造股份有限公司。
研究人员目前正准备将该技术转移到工业半导体代工厂，这是将真正的单片3D硅芯片投入商业生产的重要一步。
该研究的其他贡献者包括 Bao Lam、Yung Man Yu、Hyunjun Nam、Hsu-Chih Ni、Shomik Chatterjee、Shaloo Rakheja 和 Jian-Min Zhuo。
资金由美国国家科学基金会、伊利诺伊格兰杰工程学院高性能先进半导体芯片中心的行业合作伙伴以及硅十字路口微电子共享中心提供。